지난 글에서는 GPU와 HBM을 하나의 AI 가속기로 연결하는 CoWoS 첨단 패키징 기술을 살펴봤습니다.
GPU와 여러 개의 HBM을 가까이 배치한 뒤 인터포저라는 정밀한 연결판을 이용하면, 막대한 양의 데이터를 짧은 거리에서 빠르게 주고받을 수 있습니다.
그런데 CoWoS 관련 자료를 살펴보면 이름 뒤에 알파벳이 붙습니다.
- CoWoS-S
- CoWoS-R
- CoWoS-L
모두 GPU와 HBM을 연결하는 기술이라면 굳이 세 가지로 나눌 필요가 있을까요?
세 방식의 가장 큰 차이는 GPU와 HBM 아래에 어떤 종류의 인터포저를 사용하느냐에 있습니다.
연결 밀도를 가장 높게 만들 것인지, 더 큰 패키지를 안정적으로 구현할 것인지, 두 장점을 적절히 결합할 것인지에 따라 구조가 달라집니다.
세 기술의 목적은 같습니다
CoWoS-S·R·L의 공통 목적은 GPU, AI 가속기, 칩렛과 HBM을 하나의 패키지 안에 연결하는 것입니다.
AI 칩은 수많은 연산 장치에 데이터를 공급해야 하므로 GPU와 HBM 사이에 매우 촘촘한 배선이 필요합니다.
일반적인 패키지 기판만으로는 이러한 미세 연결을 구현하기 어려워, 중간에 인터포저를 배치합니다.
다만 최신 AI 가속기에는 더 많은 로직 칩과 HBM이 들어가기 시작했습니다.
패키지가 커질수록 하나의 거대한 실리콘 인터포저만 사용하는 방식에는 제조 크기와 비용, 휘어짐 관리 측면에서 부담이 생길 수 있습니다.
TSMC는 CoWoS-S가 최대 약 3.3배 레티클 크기의 실리콘 인터포저를 지원하며, 이를 넘어서는 대형 제품에는 CoWoS-L 또는 CoWoS-R을 권장하고 있습니다.
CoWoS-S는 실리콘 인터포저를 사용합니다
CoWoS-S의 S는 실리콘 인터포저를 사용하는 방식을 가리킵니다.
GPU와 HBM 아래에 넓은 실리콘 판을 배치하고, 실리콘 내부에 매우 미세하고 촘촘한 배선을 만듭니다.
반도체 칩을 만드는 것과 유사한 공정을 활용하기 때문에 높은 배선 밀도를 구현할 수 있다는 것이 가장 큰 장점입니다.
TSMC는 CoWoS-S를 대형 실리콘 인터포저 위에 로직 칩렛과 HBM을 배치하는 고성능 패키징 기술로 설명합니다. 전력 공급을 안정시키는 임베디드 딥 트렌치 커패시터(eDTC)도 함께 적용할 수 있습니다.
쉽게 비유하면 CoWoS-S는 도로 전체를 정교한 콘크리트 구조로 만든 전용 산업단지와 같습니다.
도로를 촘촘하게 설계할 수 있어 차량이 빠르게 이동하지만, 산업단지 전체가 커질수록 거대한 구조물을 한 번에 결함 없이 만드는 것이 어려워집니다.
CoWoS-S의 특징
- 실리콘 인터포저를 사용합니다.
- 미세하고 촘촘한 배선을 구현하기 좋습니다.
- GPU와 HBM 사이에 높은 연결 밀도가 필요한 제품에 적합합니다.
- 전력 공급 안정성을 높이는 eDTC를 통합할 수 있습니다.
- 인터포저가 지나치게 커지면 제조 난이도와 부담도 증가합니다.
TSMC의 현재 CoWoS-S는 최대 약 3.3배 레티클, 면적으로는 약 2,700㎟ 규모의 인터포저를 지원합니다.
레티클 크기는 무엇을 의미할까요?
반도체 회로는 노광 장비가 빛으로 회로 패턴을 웨이퍼에 찍어 만드는 방식으로 생산됩니다.
이때 한 번에 노광할 수 있는 최대 영역을 일반적으로 레티클 크기라고 표현합니다.
인터포저가 한 번의 노광 영역보다 커지면 여러 영역을 정밀하게 이어 붙이는 스티칭 기술이 필요합니다.
레티클 배수가 커질수록 더 많은 GPU와 칩렛, HBM을 배치할 수 있지만, 넓은 면적 전체에 회로를 정확하게 만들고 패키지의 평탄함을 유지하는 일도 어려워집니다.
TSMC는 2021년 공개한 5세대 CoWoS-S에서 약 2,500㎟ 규모의 실리콘 인터포저에 여러 로직 칩과 8개의 HBM 스택을 수용하는 구조를 발표했습니다.
CoWoS-R은 RDL 인터포저를 사용합니다
CoWoS-R은 거대한 실리콘 판 대신 RDL 인터포저를 사용합니다.
RDL은 Redistribution Layer, 즉 재배선층을 의미합니다.
폴리머 소재 위에 구리 배선을 여러 층으로 형성해 GPU와 HBM 사이의 신호를 연결하는 구조입니다.
TSMC는 CoWoS-R의 RDL 인터포저가 폴리머와 구리 배선으로 구성되며, 실리콘보다 상대적으로 유연해 대형 패키지의 접합 안정성과 확장성을 높이는 데 유리하다고 설명합니다. CoWoS-R은 2023년부터 양산됐습니다.
유리판과 유연한 회로판을 비교하면 이해하기 쉽습니다.
실리콘 인터포저는 정밀한 배선을 만드는 데 뛰어나지만 단단합니다.
RDL 인터포저는 비교적 유연하기 때문에 GPU와 기판이 열을 받아 서로 다르게 팽창할 때 발생하는 응력을 완화하는 데 도움이 됩니다.
CoWoS-R의 특징
- 폴리머와 구리 배선으로 만든 RDL 인터포저를 사용합니다.
- 대형 패키지를 구현하는 데 유리합니다.
- 구조가 상대적으로 유연해 접합부에 가해지는 부담을 줄일 수 있습니다.
- 여러 층의 RDL을 통해 신호와 전력을 전달합니다.
- 실리콘 인터포저를 사용하는 CoWoS-S와 배선 구조 및 적용 목적이 다릅니다.
TSMC의 CoWoS-R은 최소 4㎛ 피치의 RDL 배선을 지원하며, 신호와 전력 무결성 및 열팽창 차이에 따른 접합부 부담을 고려한 구조로 설계됩니다.
CoWoS-L은 두 방식의 장점을 결합합니다
CoWoS-L은 패키지 전체에 거대한 실리콘 인터포저를 사용하는 대신 RDL 기반 구조 안에 LSI(Local Silicon Interconnect)라는 작은 실리콘 연결 부품을 넣습니다.
배선 밀도가 특히 높아야 하는 부분에만 실리콘을 배치하고, 나머지 넓은 영역은 RDL 기반 인터포저로 연결하는 방식입니다.
TSMC는 CoWoS-L을 RDL 기반 인터포저, 고밀도 LSI, eDTC와 여러 종류의 임베디드 칩을 결합하는 기술로 설명합니다. LSI는 SoC와 SoC, SoC와 칩렛, SoC와 HBM처럼 고밀도 연결이 필요한 구간에 사용할 수 있습니다.
도시에 비유하면 모든 길을 비싼 초정밀 고속도로로 만드는 대신, 교통량이 가장 많은 핵심 구간에만 초고속 도로를 설치하는 방식과 비슷합니다.
넓은 지역을 연결하면서도 중요한 구간에서는 높은 배선 밀도를 유지할 수 있습니다.
CoWoS-L의 특징
- 넓은 영역에는 RDL 기반 인터포저를 사용합니다.
- 정밀 연결이 필요한 부분에는 LSI를 배치합니다.
- 대형 AI 패키지로 확장하기 유리합니다.
- 여러 개의 GPU, 칩렛과 HBM을 유연하게 연결할 수 있습니다.
- eDTC를 추가해 전력 공급을 보완할 수 있습니다.
TSMC의 3.5배 레티클 크기 CoWoS-L은 2024년부터 양산됐습니다. 5.5배 레티클 제품은 2026년 양산을 위한 인증이 완료됐으며, 더 큰 9.5배 레티클 구조도 개발 중입니다.
CoWoS-S·R·L의 차이를 비교하면
| 구분 | CoWoS-S | CoWoS-R | CoWoS-L |
|---|---|---|---|
| 핵심 구조 | 대형 실리콘 인터포저 | RDL 인터포저 | RDL 인터포저+LSI |
| 주요 연결 소재 | 실리콘 미세 배선 | 폴리머·구리 재배선층 | RDL과 국소 실리콘 연결 |
| 강점 | 매우 높은 배선 밀도 | 대형화와 구조적 유연성 | 대형화와 고밀도 연결의 결합 |
| 적합한 제품 | 최고 수준의 연결 밀도가 필요한 AI·HPC | 넓은 패키지가 필요한 제품 | 여러 칩렛과 HBM을 넣는 대형 AI 패키지 |
| 대표적인 한계 | 거대한 실리콘 인터포저의 제조 부담 | 필요한 구간의 배선 밀도 설계가 중요 | 구조와 제조 공정이 복잡함 |
| 양산 시점 | 2012년부터 CoWoS 플랫폼 양산 | 2023년부터 양산 | 2024년부터 양산 |
세 방식은 이전 기술과 새로운 기술의 단순한 세대 관계가 아닙니다.
제품의 크기와 연결 밀도, 전력 공급, 열팽창, 설계 목적에 따라 선택하는 서로 다른 구성 방식입니다.
CoWoS-L이 주목받는 이유
최신 AI 가속기는 하나의 거대한 GPU만 사용하는 방향에서 벗어나 여러 개의 칩렛을 연결하는 구조로 발전하고 있습니다.
여기에 HBM의 수도 증가하면서 패키지 전체 면적이 빠르게 커지고 있습니다.
CoWoS-S는 높은 연결 밀도를 제공하지만, 제품이 3.3배 레티클보다 커지면 실리콘 인터포저 전체를 더 크게 만드는 부담이 생깁니다.
CoWoS-L은 정밀한 연결이 필요한 곳에만 LSI를 사용하기 때문에 더 넓은 패키지로 확장할 수 있습니다.
TSMC가 5.5배를 넘어 9.5배 레티클 크기의 CoWoS-L을 개발하는 것도 더 많은 연산 칩과 HBM을 하나의 패키지에 통합하기 위한 흐름으로 볼 수 있습니다. 이는 공개된 기술 로드맵에 기초한 해석입니다.
CoWoS-R과 CoWoS-L은 무엇이 다를까요?
두 기술 모두 RDL 기반 인터포저를 사용하기 때문에 비슷해 보입니다.
핵심 차이는 고밀도 연결이 필요한 부분에 LSI를 넣는가에 있습니다.
CoWoS-R은 여러 층의 RDL 배선을 중심으로 칩을 연결합니다.
CoWoS-L은 RDL 구조 안에 작은 실리콘 연결 부품인 LSI를 삽입해, 필요한 구간에서 CoWoS-S에 가까운 높은 배선 밀도를 구현합니다.
따라서 단순하게 정리하면 다음과 같습니다.
- CoWoS-R: 넓고 유연한 RDL 연결이 중심
- CoWoS-L: 넓은 RDL 위에 정밀한 실리콘 연결 구간을 추가
CoWoS-L은 모든 영역에 비싼 실리콘을 사용하는 대신 필요한 곳에만 고밀도 실리콘 연결을 배치하는 구조입니다.
가장 좋은 CoWoS 방식은 무엇일까요?
CoWoS-S·R·L 중 하나가 모든 면에서 가장 좋은 것은 아닙니다.
제품이 요구하는 조건이 서로 다르기 때문입니다.
연결 밀도와 최고 성능이 가장 중요하다면 실리콘 인터포저를 사용하는 CoWoS-S가 적합할 수 있습니다.
더 큰 패키지와 유연한 RDL 구조가 필요하다면 CoWoS-R을 고려할 수 있습니다.
패키지를 크게 만들면서 특정 구간에서 높은 연결 밀도까지 확보해야 한다면 CoWoS-L이 유리할 수 있습니다.
실제 선택 과정에서는 다음 요소를 함께 고려합니다.
- GPU와 칩렛의 수
- 연결해야 할 HBM의 수
- 필요한 데이터 전송 속도
- 패키지 전체 크기
- 전력 공급과 신호 안정성
- 발열과 휘어짐
- 제조 난이도와 비용
CoWoS의 알파벳은 단순한 성능 순위를 의미하는 것이 아니라, 서로 다른 AI 칩을 만들기 위한 패키징 설계 선택지에 가깝습니다.
패키지가 커질수록 새로운 문제가 생깁니다
더 큰 CoWoS 패키지에는 더 많은 GPU와 HBM을 넣을 수 있습니다.
하지만 성능이 높아지는 만큼 제조 과정에서 관리해야 할 문제도 늘어납니다.
패키지의 한쪽에는 큰 GPU가 있고 주변에는 여러 개의 HBM이 배치됩니다.
각 부품은 작동하면서 열을 발생시키고, 소재마다 열을 받았을 때 팽창하는 정도도 다릅니다.
패키지가 넓어질수록 미세한 높이 차이와 휘어짐이 접합부 전체에 영향을 줄 수 있습니다.
또한 넓은 패키지에 전력을 고르게 공급하고, 모든 칩에서 발생하는 열을 냉각 장치까지 전달해야 합니다.
TSMC가 CoWoS 기술에서 연결 밀도뿐 아니라 전력 공급과 열·기계적 안정성, 다양한 인터포저 구조를 함께 발전시키는 이유입니다.
AIpedia 핵심 요약
- CoWoS-S·R·L은 모두 GPU, 칩렛과 HBM을 하나의 패키지에 연결하는 기술입니다.
- CoWoS-S는 대형 실리콘 인터포저를 사용해 높은 배선 밀도를 제공합니다.
- CoWoS-R은 폴리머와 구리로 구성된 RDL 인터포저를 사용합니다.
- CoWoS-L은 RDL 구조 안에 작은 실리콘 연결 부품인 LSI를 넣습니다.
- CoWoS-S는 현재 최대 약 3.3배 레티클 크기의 인터포저를 지원합니다.
- 이를 넘어서는 대형 AI 패키지에는 CoWoS-R이나 CoWoS-L이 활용될 수 있습니다.
- 세 방식은 성능 순위가 아니라 제품 크기와 연결 구조에 따라 선택하는 패키징 방식입니다.
- AI 칩이 커질수록 배선뿐 아니라 전력 공급, 발열과 패키지 휘어짐 관리가 중요해집니다.